「加算回路」に関連した文献の一覧

オプトロニック全加算回路 ― NDL雑誌記事索引

高橋 晴雄 奈良工業高等専門学校

計算機構成要素 冗長2進数多入力加算回路の一構成法 ― NDL雑誌記事索引

坂本 政祐 濱野 大輔 森末 道忠 電子情報通信学会 / 電子情報通信学会 編

高速加算回路試験装置 ― NDL雑誌記事索引

中塚 正三郎 他 オーム社

高速ケタ上げ加算回路 ― NDL雑誌記事索引

壺井 芳昭 他 オーム社

高速な桁上げ機能をもつ並列型加算回路の設計 =Multi-digit adder circuits with high speed parallel carry transfer circuits ― NDL雑誌記事索引

佐俣 範吉 山本 庸介 玉川大学工学部

算術演算回路のアルゴリズム1.加算回路のアルゴリズム--桁上げ伝搬との戦い ― NDL雑誌記事索引

高木 直史 オーム社 / 情報処理学会 編

磁束制御形加算回路 ― NDL雑誌記事索引

畔柳 功芳 日本電信電話研究開発本部 / 特許情報部資料部門 編

絶対値演算によるベクトル加算回路 ― NDL雑誌記事索引

今井 聖 他 電子通信学会 / 電子通信学会 編

多値加算回路の試作 ― NDL雑誌記事索引

谷口 泰敏 大薮 克巳 野田 稔 福岡工業大学 / 福岡工業大学 〔編〕

木構造部分積加算回路をもつ乗算器の高速化に関する研究 ― NDL雑誌記事索引

水口 貴之 味元 伸太郎 橘 昌良 情報処理学会

木構造部分積加算回路をもつ乗算器の高速化に関する研究 (デザインガイア2006--VLSI設計の新しい大地を考える研究会) ― NDL雑誌記事索引

水口 貴之 味元 伸太郎 橘 昌良 電子情報通信学会

木構造部分積加算回路をもつ乗算器の高速化に関する研究 (デザインガイア2006--VLSI設計の新しい大地を考える研究会) ― NDL雑誌記事索引

水口 貴之 味元 伸太郎 橘 昌良 電子情報通信学会

木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて =Area/delay/power consumption tradeoff for multiplier with tree-structured partial-product adders (集積回路) ― NDL雑誌記事索引

橘 昌良 電子情報通信学会

木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて =Area/delay/power consumption tradeoff for multiplier with tree-structured partial-product adders (VLSI設計技術) ― NDL雑誌記事索引

橘 昌良 電子情報通信学会

±5進並列加算回路と乗算 ― NDL雑誌記事索引

杉村 勇吉 電子情報通信学会 / 電子情報通信学会 編

FPGAを対象とした部分積加算回路の合成について (画像工学) ― NDL雑誌記事索引

松永 多苗子 木村 晋二 松永 裕介 電子情報通信学会

FPGAを対象とした部分積加算回路の合成について (システムLSI設計技術) ― NDL雑誌記事索引

松永 多苗子 木村 晋二 松永 裕介 情報処理学会

FPGAを対象とした部分積加算回路の合成について (信号処理) ― NDL雑誌記事索引

松永 多苗子 木村 晋二 松永 裕介 電子情報通信学会

L-Editを用いた2進加算回路及び比較演算回路の設計 ― NDL雑誌記事索引

佐野 有介 中村 眞次 小池 卓郎 玉川大学工学部

ROMネットワ-クによる多入力並列加算回路網の一構成法 ― NDL雑誌記事索引

小林 秀昭 小原 啓義 電子通信学会 / 電子通信学会 編

関連キーワードの意味を調べる

奈良工業高等専門学校、 電子情報通信学会、 情報処理学会、 日本電信電話、 福岡工業大学、 電子通信学会、 オーム社、 玉川大学、 研究開発、 伸太郎、 工学部